SEMICONDUCTOR PHOTODETECTOR

Patent number:

JP5075090

Publication date:

1993-03-26

Inventor:

MIYAGUCHI KAZUHISA; MURAKI TETSUHIKO

Applicant:

HAMAMATSU PHOTONICS KK

Classification:

- international:

H01L27/148; H01L31/02; H04N5/335; H01L31/10; H01L27/148; H01L31/02; H04N5/335; H01L31/10; (IPC1-7): H01L27/148; H01L31/02; H01L31/10;

H04N5/335


- european:

Application number: JP19910236593 19910917 Priority number(s): JP19910236593 19910917

Report a data error here

Abstract of JP5075090

PURPOSE:To provide a high sensitive and low noise semiconductor photodetector. CONSTITUTION: The photodetecting region of large photodiode is divided, for instance, into 3X3 segments. Electrodes 11-33 are provided on the photodetecting region 10 of a substrate 102 with a MOS structure. Transfer gate electrodes 41-43 are provided outside the photodetecting region 10. Further, transfer electrodes 51-53 are so arranged as to constitute a horizontal register. An output gate electrode 61, an n-type region 71, a reset gate electrode 81, the reset drain 91 of the n-type region 71, a floating diffusion amplifier 171 and its load resistor RL are provided. A control circuit 100 applies voltages to the respective electrodes.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-75090

(43)公開日 平成5年(1993)3月26日


	7/148 1/02 1/10	識別記号	庁内整理番号	FΙ			技術表示箇所		
3.	1/10		8223-4M	н	0 1 L	27/14	В		
			7210-4M			31/02	Α		
				審査請求	未請才	京 請求項の数3(全 位	7 頁)	最終頁	[に続く
(21)出願番号		特膜平3-236593		(71)	出願人	000236436			
						浜松ホトニクス株式	会社		
(22)出顧日		平成3年(1991)9月	月17日			静岡県浜松市市野町	1126番	地の1	
				(72)	(72)発明者	宮口 和久			
				静岡県浜松市市野町1126番地の1 浜松ホ					
						トニクス株式会社内			
				(72)発明	発明者	村木 哲彦			
						静岡県浜松市市野町		地の1	浜松ホ
						トニクス株式会社内			
				(74)	代理人	弁理士 長谷川 芳	谢 (外3名)	
			-						

(54) 【発明の名称】 半導体光検出装置

(57) 【要約】

【目的】髙感度,低雑音の半導体光検出装置を提供す る。

【構成】この半導体光検出装置は、大面積のフォトダイオードの光検出領域を3×3で分割した例である。この半導体光検出装置は、基板102のこの受光領域10上に、MOS構造にて、電極11~33と、受光領域10の外側にはトランスファーゲート用電極41~43とを備える。また、移送用電極51~53が水平レジスタを構成するように配置され、出力ゲート用電極61, n型領域71, リセットゲート電極81, n型領域のリセットドレイン91, フローティングディフュージョンアンプ171及びその負荷抵抗R1 が設けられている。制御回路100は各電極に電圧を印加するものである。



1

【特許請求の範囲】

【請求項1】 半導体基板と、

この基板の受光領域上に互いに隣接して配置された複数の電極と、

前記基板上に形成され、前記複数の電極のうち所定の電極近傍に蓄えられた電荷の転送を制御するトランスファ ーゲート用電極と、

前記電荷と反対極性のバイアス電圧を前記複数の電極に 印加し、前記トランスファーゲート用電極より最遠の前 記複数の電極から順次前配バイアス電圧の印加を解除し 若しくは前記電荷と同一極性の電圧を印加し、前記トラ ンスファーゲート用電極に前記電荷と反対極性の電圧を 印加する制御回路とを備えたことを特徴とする半導体光 検出装置。

【請求項2】 前記トランスファーゲート用電極を介して前記複数の電極近悔でかつ互いに隣り合った複数の移送用電極と、この移送用電極近傍に替えられた電荷の転送を制御する出力ゲート用電極とを前記基板上にさらに備え、

前記制御回路が、さらに、前記出力ゲート用電極から最 20 遠の前記移送用電極から順次前記パイアス電圧の印加を 解除し若しくは前記電荷と同一極性の電圧を印加し、前 記出力ゲート用電極に前記電荷と反対極性の電圧を印加 することを特徴とする請求項1記載の半導体光検出装 置。

【請求項3】 前記トランスファーゲート用電極若しくは前記出力ゲート用電極近傍にフローティングディフュージョンアンプをさらに備えたことを特徴とする請求項1又は2記載の半導体光検出装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体光検出装置にかかり、特に、高感度,低雑音の半導体光検出装置に関する。

[0002]

【従来の技術】半導体光検出装置の一例として、図5に示すように、光検出器にフォトダイオードを用い、このフォトダイオードからの検出出力をFETソースフォロアで電流増幅して出力を得るものが知られている。この半導体光検出装置では、フォトダイオードで光検出によって信号電荷が生じ、この信号電荷による電圧がFETのゲート用電極に印加されている。FETのゲート用電極の入力インピーダンスが非常に高いため、信号電荷による電圧が保持され、FETのソースに接続された負荷抵抗R1にこの電圧が出力される。図5の回路の等価回路が図6に示されている。光検出によってFETのゲート用電極に生じる電圧変化ΔVは、入射した光で生じた信号電荷量ΔQ及びゲート用電極に接続されている全容量C(FET入力容量C11及びフォトダイオードPDの容量C11の和)を用いて、50

2

 $\Delta V = \Delta Q / C = \Delta Q / (C_{11} + C_{FD})$ とあらわされる。この ΔV が負荷抵抗 R_L にあらわれる。

[0003]

【発明が解決しようとする課題】 微弱な光を検出するためには半導体光検出装置を高感度のものにする必要がある。その方法の一つとして、大面積のフォトダイオードを光検出器に用いるということが考えられている。しかし、大面積のフォトダイオードではその容量 Crn が大きくなり、前述の式に示したように、光検出によってFETのゲート用電極に生じる電圧変化 Δ V が小さくなる。これは、等価的に感度が低下することを意味し、熱雑音(k Tc 雑音)などのノイズの影響を受け、ノイズ成分が信号に混入しやすくなる。また、フォトダイオードの検出出力用の電極に信号電荷が到達するのに時間がかかり、応答が鈍くなり、残像現象などが生じてしまう。このように、半導体の光検出器では、小型軽量という利点はあるのだが、微弱な光を検出するのにその性質上の限界を有していた。

7 【0004】本発明は、前述の問題点を克服し、従来よりも高感度、低雑音の半導体光検出装置を提供することをその目的とする。

[0005]

【課題を解決するための手段】本発明の半導体光検出装置は、半導体基板と、この基板の受光領域上に互いに隣接して配置された複数の電極と、基板上に形成され、複数の電極のうち所定の電極近傍に著えられた電荷の転送を制御するトランスファーゲート用電極と、電荷と反対極性のパイアス電圧を複数の電極に印加し、トランスファーゲート用電極より最遠の複数の電極から順次パイアス電圧の印加を解除し若しくは電荷と同一極性の電圧を印加し、トランスファーゲート用電極に電荷と反対極性の電圧を印加する制御回路とを備えたことを特徴とする。

【0006】また、トランスファーゲート用電極を介して複数の電極近傍でかつ互いに隣り合った複数の移送用電極と、この移送用電極近傍に蓄えられた電荷の転送を制御する出力ゲート用電極とを基板上にさらに備え、制御回路が、さらに、出力ゲート用電極から最遠の移送用電極から順次パイアス電圧の印加を解除し若しくは電荷と同一極性の電圧を印加し、出力ゲート用電極に電荷と反対極性の電圧を印加することを特徴としてもよい。

【0007】そして、出力ゲート用電極近傍にフローティングディフュージョンアンプをさらに備えたことを特徴としてもよい。

[0008]

【作用】本発明の半導体光検出装置では、受光領域で入 射した光によって生じた電荷は、トランスファーゲート 用電極の側の電極から最遠の受光領域上の電極から順次 50 パイアス電圧の印加が解除され若しくは電荷と同一極性 の電圧が印加されることで、ポテンシャル障壁がトランスファーゲート用電極の側の電極近傍へと順次高くなり、電荷がひきよせられる。トランスファーゲート用電極に電荷と反対極性の電圧が印加されると、トランスファーゲート用電極近傍のポテンシャル障壁が低くなって電荷が通過できるようになりこれが読み出される。

【0009】移送用電極及び出力ゲート用電極が設けられている場合、この電荷が、トランスファーゲート用電極に電荷と反対極性の電圧が印加されることによって移送用電極に転送された後、出力ゲート用電極から最遠の 10 移送用電極から順次パイアス電圧の印加が解除され若しくは電荷と同一極性の電圧が印加されると、ポテンシャル障壁が出力ゲート用電極の側の電極近傍へと順次高くなり、出力ゲート用電極の側の移送用電極近傍に集められる。電荷が集められることで、この電荷による電位が上昇し、これが出力ゲート用電極に電荷と反対極性の電圧が印加されていると、出力ゲート用電極近傍のポテンシャル障壁が低くなって電荷が通過できるようになりこれが出力される。

【0010】フローティングディフュージョンアンブが 20 構成で製作されている。 設けられている場合、これらの出力はその高い入力イン 【0016】つぎに、2 ピーダンスにより、電荷が保持されて減衰の非常に少な いて図1のA-A',」 い出力となる。

[0011]

【実施例】本発明の実施例を図1乃至図4を用いて説明する。この図1に示す半導体光検出装置は、簡単のために大面積のフォトダイオードの光検出領域を3×3で分割した例である。

【0012】この半導体光検出装置は、p型半導体の基板102に、MOS構造にて、電極11~33が配置さ 30れている。受光領域10は、電極11~33のいづれかに正電圧を加えることで、MOSキャパシタ型の光電変換が行われる光検出領域である。電極11~13,21~23,31~33は、それぞれ互いに接続されて、コントロール電圧Φ:1、Φ21、Φ31が与えられ、受光領域10の表面のポテンシャルを制御し、その電極近傍の基板表面に電荷を蓄積しもしくは転送、放出するものである。

【0013】電極31~33近傍の受光領域10の外側にはトランスファーゲート用電極41~43が設けられ、コントロール電圧 ϕ_{16} により正電圧が加えられてその付近のポテンシャル障壁を低くすることで、電極31~33近傍に保持された電荷を移送用電極51~53に転送するものである。移送用電極51~53も、電極11~33と同様、MOS構造を有し、コントロール電圧 ϕ_{18} , ϕ_{28} , ϕ_{38} により、基板表面のポテンシャル障壁を制御して、その電極近傍の基板表面に電荷を蓄積し、もしくは放出するものである。出力ゲート用電極61は、正電圧が加えられることで、移送用電極51近傍に保持された電荷をn型領域71に転送するものである。

【0014】 n型領域71及びFET101でフローティングディフュージョンアンプ171が構成されており、n型領域71に蓄積された電荷による電圧が負荷抵抗R1に出力される。n型領域71,リセットゲートを極81,リセットドレイン91でリセットFETが構成され、リセットドレイン91の出力R1を介して基準電圧ライン(グランド電圧ライン) 若しくは負電圧に接続されている。このリセットFETは、コントロール電圧の1によりリセットゲート電極81に正電圧が加えられると、オンになり、n型領域71に蓄積された電荷を放出して、n型領域71をグランド電位にする、というフローティングディフュージョンアンプ171をリセットするものである。

【0015】制御回路100は、図2のタイミングチャートに示すようなコントロール電圧の1v, ゆ2v, ゆ3v, ゆ1v, ゆ1v, ゆ2v, ゆ3v, ゆ1v, ゆ1v, ゆ2v, ゆ3v, ゆ1v, ゆ1v, ゆ1v, ゆ2v, ゆ3v, ゆ1v, ゆ1v, ゆ2v, ゆ3v, ゆ1vを発生し、各電極へ出力するものである。制御回路100は、外部に設けられた水晶発振子若しくはセラミック発振子X1による基準クロックで制御され、カウンタ及びデコーダという簡単な構成で製作されている。

【0016】つぎに、この半導体光検出装置の動作について図10A-A, B-B, 断面の基板 102のポテンシャル図(図3, 図4)を用いて説明する。

【0017】コントロール電圧φινが「H」レベルとな っている期間が電荷蓄積期間であり、この期間において 光電変換によって生じた電荷が受光領域10に蓄積され る (図2の時刻toの状態、図3 (a), 図4 (a)参 照)。 電荷蓄積期間経過後、コントロール電圧φ1*, φ 2 v, φ a v が順次「L」レベルとなり、電極 1 1 ~ 1 3, 21~23, 31~33近傍のポテンシャル障壁が順次 高くなり、光電変換によって生じた電荷がトランスファ ーゲート用電極41~43の方に押しやられ、コントロ ール電圧φτε「H」レベルとなり、移送用電極51~5 3とつながって電荷が集められる(図2の時刻 $t_1 \sim t$ a の状態、図3 (b) ~ (d) , 図4 (a) , (b) 参 照)。 続いて、コントロール電圧φsvが「L」レベルと なり、受光領域10で生じた全電荷が移送用電極51~ 53近傍に転送される(図2の時刻t4の状態、図3 (e), 図4 (c)参照)。トランスファーゲート用電 極41~43が「L」レベルとなり、電極41~43近 傍のポテンシャル障壁が高くなって、受光領域10と移 送用電極51~53近傍とがきりはなされる(図2の時 刻 t s の状態、図3 (f),図4 (d)参照)。

【0018】 受光領域10では、コントロール電圧 Φ1v, Φ2v, Φ3vは「H」レベルとなって電荷蓄積期間 になり、この動作が繰り返される(図2の時刻t。以降 の状態、図3(g), (h), (i)参照)。一方、移 送用電極53,51へのコントロール電圧Φ1x, Φ2x, Φ3xが順に「L」レベルとなり(OGにはDC電圧が印 加されている。)、移送用電極51の方に電荷が集めら

れ、 n型領域71に電荷が転送される。また、コントロ ール電圧 Φιι が「H」レベルとなり、n型領域71の電 荷が放出されて、フローティングディフュージョンアン プ171が予めリセットされている(時刻 $t_{6}\sim t_{8}$ の 状態、図4(e)(f)(g)参照)。コントロール電 圧φagが「L」レベルとなって、全電荷がn型領域71 に転送され、n型領域71が切り離される。このn型領 域71の電荷による電圧がフローティングディフュージ ョンアンプ171で増幅され負荷抵抗R: に出力される ートが「H」レベルとなり、FDがリセットされるまで この状態が保持され、この動作がくりかえされる。

【0019】このように、受光領域10で光電変換によ って生じた電荷がn型領域71に転送されて、電荷の読 み残し、残像がなくなる。電荷の転送ロスを無視する と、前述の容量と電荷量の関係から n型領域 7 1 には、 およそ受光領域10の電位の「(受光領域10の容量) / (n型領域71の容量)」倍の電位が生じる。即ち、 受光領域から基板上の所定領域に電荷を転送すること で、等価的にそれらの容量比に応じた電圧増幅がなされ 20 る。その領域に保持された電荷がフローティングディフ ュージョンアンプの高い入力インピーダンスにより保持 され、この電荷による電圧が出力される。これによっ て、高感度、低雑音の光検出がなされている。

【0020】本発明は、前述の実施例に限らず様々な変 形が可能である。

【0021】電極数,電極配列,電極形状や各電極にか けるパルス波形などについては、例えば、前述の第1実 施例において電極11~33をトランスファーゲート用 電極41~43から遠ざかるにつれて大きくなるように 30 構成しても良い。また、図1の電極11~33を削除 し、転送用電極に受光領域を設けても良い。この場合 は、電圧増幅率は減少するが制御が若干簡単になる。基 板についてもその表面に低不純物のn層が設けられたp n接合を有するものを用いることができる。また、制御 回路を基板外に設けても良い。フローティングディフュ ージョンアンプにかえてチャージアンプにしても良い。 さらに、受光領域を小さくして多数マトリクス状に配置 し、それぞれの受光領域にトランスファーゲート用電極

若しくは出力ゲート用電極を設けることによっていわゆ る固体撮像素子を構成すると残像の少なく感度の良い固 体撮像素子になる。このように、上記の色々な組み合わ せで様々なパリエーションが可能である。

6

[0022]

【発明の効果】以上の通り本発明によれば、トランスフ ァーゲート用電極の側の電極から最遠の電極から順次パ イアス電圧の印加が解除され若しくは電荷と同一極性の 電圧が印加されることで、光検出で生じる電荷を効率的 (時刻 t の状態、図 4 (g) 参照)。次にリセットゲ 10 に集めることができ、読み残し、残像がなくなり、ま た、検出出力が等価的に電圧増幅され、低雑音化され検 出感度を向上させることができる。移送用電極から順次 パイアス電圧の印加が解除され若しくは電荷と同一極性 の電圧が印加されることで、検出出力がさらに電圧増幅 され、低雑音化され検出感度が向上させることができ る。フローティングディフュージョンアンプの増幅によ り、減衰の非常に少ない出力となり、さらに良好な検出 出力を得ることができる。

【図面の簡単な説明】

【図1】第1実施例の構成図。

【図2】制御回路からの制御パルスのタイミングチャー

【図3】図2の制御パルスによる第1実施例のポテンシ ャル図。

【図4】図2の制御パルスによる第1実施例のポテンシ ャル図。

【図5】従来例の半導体光検出装置の回路図

【図6】図5の等価回路を示す回路図。

【符号の説明】

10…受光領域

11~13…電極

21~23…電極

31~33…電極

41~43…トランスファーゲート用電極


61…出力ゲート用電板

100…制御回路


51~53…電極

171…フローティングディフュージョンアンプ


【図5】



【図1】



[図2]



[図3]

